<strong id="q8cik"><xmp id="q8cik">
  • <tbody id="q8cik"></tbody>
  • <dd id="q8cik"></dd>
    首頁 > 機械設備 > 工程機械配件 >GPS四星全頻信號轉發器

    GPS四星全頻信號轉發器

    作者:195v8a 時間:2021-10-24 23:51:13

    GPS四星全頻信號轉發器,阿爾夫通信作為在射頻器件行業和衛星導航通信領域的快速反應團體,我們誠信務實、靈活高效。

    由于芯片的限制,在該芯片中寫入的程序時不能有除法運算,但是在這里為了選擇頻率必須用到除法,所以在寫入程序前先寫入一個除法程序模塊;A輸出的模擬信號在個輸出口都可以輸出,由于肉眼識別的時間差異可以達到路同時輸出這一效果。前面是多路模擬開關的輸出信號,后面是DA的輸出信號,從圖中可以看出DA輸出一個信號的時候多路模擬開關不斷的在個開關口選通。

    又可以作為輸出信號,工作于內部刷新模式。鑒于多路同步原因,通常工作于外部刷新模式。刷新信號的時序如圖5所示。從AD9854內部看,刷新時鐘UPDATE實際上是電平有效信號。在第個系統時鐘的上升沿,產生AD9854芯片DDS內核的內部刷新時鐘。

    又可以作為輸出信號,工作于內部刷新模式。鑒于多路同步原因,通常工作于外部刷新模式。刷新信號的時序如圖5所示。從AD9854內部看,刷新時鐘UPDATE實際上是電平有效信號。在第個系統時鐘的上升沿,產生AD9854芯片DDS內核的內部刷新時鐘。

    A轉換器,通過對外部參考時鐘倍頻,其內部時鐘可達到300 MHz,可以很方便地產生低頻的參考信號,并且具有較好的動態性能。寫及控制信號由FPGA提供,為了使DDS和FPGA之間的系統時鐘同步,它們的外部參考時鐘fref由同一個100 MHz的溫補晶振提供。DDS輸出的信號頻率fDDS由FPGA寫入的頻率控制字控制,鎖相環PLL的參考信號由DDS的輸出信號驅動,VCO的輸出頻率由PLL芯片的電荷泵CP輸出端控制,通過對VCO輸出的信號進行倍頻得到X波段f0輸出信號。PLL模塊選用ADF4106寬帶數字鎖相環芯片,ADF4106由低噪聲鑒頻鑒相器、高精度電荷泵、可編程參考時鐘分頻器、可編程雙模預分頻器構成,其帶寬可以達到6 GHz,具有較短的頻率建立時間和較低的相位噪聲,選擇低相位噪聲的數字鎖相環有助于保證整機的低相噪性能。

    同時Q路信號必須保持相位的正交。每個射頻脈沖周期,各路DDS輸出信號的初始相位嚴格同步,保證回波信號的相參積累。圖3是該自動測試系統的數據采集、多路DDS同步單元的實現框圖。經過相位檢波、低通濾波的I、0兩路信號輸入到該單元電路中,經OP-07放大、AD976采集后,再經FPGA由ISA總線送入到計算機中。OP-07具有低偏移、高開環增益的特點,適合于高增益的測試系統應用。

      聯系我們